AtaiTec Taiwan

AtaiTec Taiwan updated their website address.

美國亞泰科技(AtaiTec)公司邀請您參加這個以華語說明的免費線上研討會(webinar)。

主題：原位去嵌入（In-Situ De-embedding or ISD）
會議時間：台灣時間2021年4月29日（星期四）上午11:00至12:00
會議報名連結：https://tw.ataitec.com/event/webinar/

因應超高頻傳輸世代的來臨，許多電子及通訊產品，包括連接器(connector)、信號傳輸線等元件或系統製造商，都須要切實執行測試夾具(test fixture)的去嵌入(de-embedding)，以確認產品規格符合要求。如果貴公司正在尋找迅速、準確、成本低而且功能完整的去嵌入解決方案，您將在此說明會得到許多答案。

研討會摘要：
如果測試夾具和校準物件(calibration structure)具有不同的阻抗，則傳統的去嵌入方法會在被測物（DUT）時間響應結果中產生違反因果性的誤差。本演講將介紹通過軟體而非硬體來解決這種阻抗差異的原位去嵌入（In-Situ De-embedding 或 ISD），如何能提高去嵌入精度，也同時降低硬體成本。現在IEEE 370標準將ISD的開創性技術稱為“阻抗校正方法”。以下主題將使用50+ GHz的實際測量範例來進行討論。

研討會大綱：
1. 什麼是(時間響應的)因果性關係？
2. 什麼是原位去嵌入（ISD）?
3. 將ISD結果與仿真，其他去嵌入工具和Delta L方法進行比較。
4. 違反因果性的去嵌入結果如何影響連接器的規格測試?
5. 如何自動消除不同傳播遲延以獲得更可預測的去嵌入結果?
6. 如何從1x開路和1x短路推導有效的2x直通?
7. 如何提取(extract)沒有 spikes 和 glitches 的準確的PCB走線衰減?
8. 如何經由與去嵌入後的PCB走線吻合所有IL，RL，NEXT，FEXT和TDR / TDT來提取PCB的材料屬性（DK，DF，粗糙度）?
9. PCIe 5.0規格: 什麼是ccICN ?

研討會發表人：
AtaiTec 公司創辦人兼總裁黃清照博士擁有30多年的高速設計與信號完整性(Signal Integrity 或 SI) 軟體開發經驗，曾擔任IBM的顧問工程師，TMA的研發經理，Rambus的SI經理以及Optimal的資深副總裁。黃總裁是IEEE的資深會員，發明原位去嵌入(ISD)。他從台灣大學電機系畢業後，於美國俄亥俄州立大學 (Ohio State University) 獲得電機碩士與博士學位。

https://ataitec.com/https://ataitec.com/docs/In-Situ_De-embedding.pdfhttp://ataitec.com/docs/ISD_advantages.pdf
https://www.facebook.com/ataitec
https://www.linkedin.com/company/ataitec

原位去嵌入 (ISD) 線上研討會 - AtaiTec 如果測試夾具和校準物件具有不同的阻抗，則傳統的去嵌入方法會在被測物（DUT）結果中產生違反因果性的誤差。本演講將介紹通過軟體而非硬體來解決這種阻抗差異的原位去嵌入（In-Situ De-embedding 或 ISD），因而能提高去嵌入.....

美國亞泰科技(AtaiTec)公司邀請您參加這個以華語說明的免費線上研討會(webinar)。

主題：原位去嵌入（In-Situ De-embedding or ISD）
會議時間：台灣時間2021年4月29日（星期四）上午11:00至12:00
會議報名連結：https://tw.ataitec.com/event/webinar/

因應超高頻傳輸世代的來臨，許多電子及通訊產品，包括連接器(connector)、信號傳輸線等元件或系統製造商，都須要切實執行測試夾具(test fixture)的去嵌入(de-embedding)，以確認產品規格符合要求。如果貴公司正在尋找迅速、準確、成本低而且功能完整的去嵌入解決方案，您將在此說明會得到許多答案。

研討會摘要：
如果測試夾具和校準物件(calibration structure)具有不同的阻抗，則傳統的去嵌入方法會在被測物（DUT）時間響應結果中產生違反因果性的誤差。本演講將介紹通過軟體而非硬體來解決這種阻抗差異的原位去嵌入（In-Situ De-embedding 或 ISD），如何能提高去嵌入精度，也同時降低硬體成本。現在IEEE 370標準將ISD的開創性技術稱為“阻抗校正方法”。以下主題將使用50+ GHz的實際測量範例來進行討論。

研討會大綱：
1. 什麼是(時間響應的)因果性關係？
2. 什麼是原位去嵌入（ISD）?
3. 將ISD結果與仿真，其他去嵌入工具和Delta L方法進行比較。
4. 違反因果性的去嵌入結果如何影響連接器的規格測試?
5. 如何自動消除不同傳播遲延以獲得更可預測的去嵌入結果?
6. 如何從1x開路和1x短路推導有效的2x直通?
7. 如何提取(extract)沒有 spikes 和 glitches 的準確的PCB走線衰減?
8. 如何經由與去嵌入後的PCB走線吻合所有IL，RL，NEXT，FEXT和TDR / TDT來提取PCB的材料屬性（DK，DF，粗糙度）?
9. PCIe 5.0規格: 什麼是ccICN ?

研討會發表人：
AtaiTec 公司創辦人兼總裁黃清照博士擁有30多年的高速設計與信號完整性(Signal Integrity 或 SI) 軟體開發經驗，曾擔任IBM的顧問工程師，TMA的研發經理，Rambus的SI經理以及Optimal的資深副總裁。黃總裁是IEEE的資深會員，發明原位去嵌入(ISD)。他從台灣大學電機系畢業後，於美國俄亥俄州立大學 (Ohio State University) 獲得電機碩士與博士學位。

https://ataitec.com/https://ataitec.com/docs/In-Situ_De-embedding.pdfhttp://ataitec.com/docs/ISD_advantages.pdf
https://www.facebook.com/ataitec
https://www.linkedin.com/company/ataitec

用對去嵌入軟體可以更精準判斷零件與系統是否符合規格， 幫供應商省下不少時間與金錢。
附圖比較 AtaiTec 原位去嵌入 (ISD) 軟體與其他去嵌入軟體。
https://ataitec.com/

Advanced Signal Integrity Design Kit (ADK) 2021.03 release now supports IEEE 802.3ck Channel Operating Margin (COM) ver 3.1.

https://ataitec.com/products/adk/

歡迎參加線上研討會，未來會再提供會議相關內容。

主題：𝐍𝐞𝐭𝐰𝐨𝐫𝐤 𝐄𝐱𝐭𝐫𝐚𝐜𝐭𝐢𝐨𝐧 𝐚𝐧𝐝 𝐃𝐞-𝐞𝐦𝐛𝐞𝐝𝐝𝐢𝐧𝐠 𝐓𝐞𝐜𝐡𝐧𝐢𝐪𝐮𝐞𝐬 𝐟𝐨𝐫 𝐚 𝐃𝐢𝐟𝐟𝐞𝐫𝐞𝐧𝐭𝐢𝐚𝐥 𝐏𝐂𝐁 𝐏𝐫𝐨𝐛𝐞

時間： 2021年2月12日上午3點

研討會主要內容：

• What is Network Extraction?
• What is Embedding/De-Embedding?
• Configuring the DVT Solutions Differential Probing System
• Using AtaiTec’s ISD Software to Generate an S4P Model for a Differential Probe
• Making Differential Measurements with Anritsu's Vector Network Analyzer (VNA) Family
• How to Apply and Verify Probe Model Using VNA De-Embedding
• Live Demonstration

主講人：
𝐁𝐫𝐢𝐚𝐧 𝐒𝐡𝐮𝐦𝐚𝐤𝐞𝐫
- President and Founder DVT Solutions, LLC

𝐀𝐫𝐧𝐨 𝐏𝐞𝐭𝐭𝐚𝐢
-Field Applications Engineer Anritsu Americas Sales Company

https://info.goanritsu.com/l/492921/2021-01-29/2fkgv6

Network Extraction and De-embedding Techniques for a Differential PCB Probe Learn how to accurately extract, and de-embed, an S4P model for a true odd mode, 70 GHz, differential probe (with no grounds), when conducting PC board measurements with a VNA to 70 GHz. The presentation will be followed by a demonstration and live Q&A